数字通信同步技术的MATLAB与FPGA实现 Altera/Verilog版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字通信同步技术的MATLAB与FPGA实现 Altera/Verilog版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 同步技术的概念及FPGA基础1

1.1 数字通信中的同步技术2

1.2 同步技术的实现方法4

1.2.1 两种不同的实现原理4

1.2.2 常用的工程实现途径5

1.3 FPGA概念及其在信号处理中的应用6

1.3.1 基本概念及发展历程6

1.3.2 FPGA的结构和工作原理8

1.3.3 FPGA在数字信号处理中的应用15

1.4 Altera器件简介16

1.5 Verilog HDL语言简介18

1.5.1 HDL语言简介18

1.5.2 Verilog HDL语言特点19

1.5.3 Verilog HDL程序结构20

1.6 FPGA开发工具及设计流程21

1.6.1 Quartus II开发套件21

1.6.2 ModelSim仿真软件25

1.6.3 FPGA设计流程27

1.7 MATLAB软件29

1.7.1 MATLAB软件介绍29

1.7.2 MATLAB工作界面29

1.7.3 MATLAB的特点及优势30

1.7.4 MATLAB与Quartus的数据交互32

1.8 小结33

第2章 FPGA实现数字信号处理基础35

2.1 FPGA中数的表示36

2.1.1 莱布尼兹与二进制36

2.1.2 定点数表示37

2.1.3 浮点数表示38

2.2 FPGA中数的运算41

2.2.1 加／减法运算41

2.2.2 乘法运算44

2.2.3 除法运算46

2.2.4 有效数据位的计算46

2.3 有限字长效应49

2.3.1 字长效应的产生因素49

2.3.2 A/D转换器的字长效应49

2.3.3 系统运算中的字长效应51

2.4 FPGA中的常用处理模块53

2.4.1 加法器模块53

2.4.2 乘法器模块55

2.4.3 除法器模块58

2.4.4 浮点运算模块59

2.4.5 滤波器模块60

2.5 小结63

第3章 锁相技术原理及应用65

3.1 锁相环的工作原理66

3.1.1 锁相环路的模型66

3.1.2 锁定与跟踪的概念67

3.1.3 环路的基本性能要求68

3.2 锁相环的组成69

3.2.1 鉴相器69

3.2.2 环路滤波器70

3.2.3 压控振荡器71

3.3 锁相环路的动态方程71

3.3.1 非线性相位模型71

3.3.2 线性相位模型73

3.3.3 环路的传递函数74

3.4 锁相环路的性能分析76

3.4.1 暂态信号响应76

3.4.2 环路的频率响应78

3.4.3 环路的稳定性80

3.4.4 非线性跟踪性能82

3.4.5 环路的捕获性能83

3.4.6 环路的噪声性能85

3.5 锁相环路的应用87

3.5.1 环路的两种跟踪状态87

3.5.2 调频解调器87

3.5.3 调相解调器88

3.5.4 调幅信号的相干解调88

3.5.5 锁相调频器89

3.5.6 锁相调相器90

3.6 小结90

第4章 载波同步的FPGA实现91

4.1 载波同步的原理92

4.1.1 载波同步的概念及实现方法92

4.1.2 锁相环的工作方式93

4.2 锁相环路的数字化模型94

4.2.1 数字鉴相器94

4.2.2 数字环路滤波器95

4.2.3 数字控制振荡器96

4.2.4 数字环路的动态方程97

4.3 输入信号建模与仿真98

4.3.1 工程实例需求98

4.3.2 输入信号模型99

4.3.3 输入信号的MATLAB仿真100

4.4 载波同步环的参数设计103

4.4.1 总体性能参数设计104

4.4.2 数字鉴相器设计105

4.4.3 环路滤波器及数控振荡器设计108

4.5 载波同步环的FPGA实现110

4.5.1 顶层模块的Verilog HDL实现110

4.5.2 IIR低通滤波器的Verilog HDL实现113

4.5.3 环路滤波器的Verilog HDL实现118

4.5.4 同步环路的FPGA实现119

4.6 载波同步环的仿真测试120

4.6.1 测试激励的Verilog HDL设计120

4.6.2 单载波输入信号的仿真测试122

4.6.3 调幅波输入信号的仿真测试126

4.6.4 关于载波环路参数的讨论129

4.7 小结130

第5章 抑制载波同步的FPGA实现133

5.1 抑制载波同步的原理134

5.1.1 平方环工作原理134

5.1.2 同相正交环工作原理135

5.1.3 判决反馈环工作原理136

5.2 输入信号建模与仿真138

5.2.1 工程实例需求138

5.2.2 DPSK调制原理及信号特征138

5.2.3 DPSK信号传输模型及仿真139

5.3 平方环的FPGA实现141

5.3.1 改进的平方环原理141

5.3.2 环路性能参数设计142

5.3.3 带通滤波器设计143

5.3.4 顶层模块的Verilog HDL实现145

5.3.5 带通滤波器的Verilog HDL实现148

5.3.6 低通滤波器的Verilog HDL实现152

5.3.7 FPGA实现后的仿真测试154

5.4 同相正交环的FPGA实现156

5.4.1 环路性能参数设计156

5.4.2 低通滤波器Verilog HDL实现157

5.4.3 其他模块的Verilog HDL实现159

5.4.4 顶层模块的Verilog HDL实现160

5.4.5 FPGA实现后的仿真测试163

5.4.6 同相支路的判决及码型变换165

5.5 判决反馈环的FPGA实现167

5.5.1 环路性能参数设计167

5.5.2 顶层模块的Verilog HDL实现168

5.5.3 积分判决模块的Verilog HDL实现171

5.5.4 FPGA实现后的仿真测试174

5.6 小结175

第6章 自动频率控制的FPGA实现177

6.1 自动频率控制的概念178

6.2 最大似然频偏估计的FPGA实现179

6.2.1 最大似然频偏估计的原理179

6.2.2 最大似然频偏估计的MATLAB仿真180

6.2.3 频偏估计的FPGA实现方法183

6.3 基于FFT载频估计的FPGA实现185

6.3.1 离散傅里叶变换185

6.3.2 FFT算法原理及MATLAB仿真187

6.3.3 FFT核的使用190

6.3.4 输入信号建模与MATLAB仿真193

6.3.5 基于FFT载频估计的Verilog HDL实现194

6.3.6 FPGA实现及仿真测试198

6.4 FSK信号调制解调原理199

6.4.1 数字频率调制199

6.4.2 FSK信号的MATLAB仿真201

6.4.3 FSK相干解调原理204

6.4.4 AFC环解调FSK信号的原理205

6.5 AFC环的FPGA实现207

6.5.1 环路参数设计207

6.5.2 顶层模块的Verilog HDL实现209

6.5.3 鉴频器模块的Verilog HDL实现213

6.5.4 FPGA实现及仿真测试214

6.6 小结215

第7章 位同步技术的FPGA实现217

7.1 位同步的概念及实现方法218

7.1.1 位同步的概念218

7.1.2 滤波法提取位同步219

7.1.3 数字锁相环位同步法220

7.2 微分型位同步的FPGA实现222

7.2.1 微分型位同步的原理222

7.2.2 顶层模块的Verilog HDL实现223

7.2.3 双相时钟信号的Verilog HDL实现225

7.2.4 微分鉴相模块的Verilog HDL实现227

7.2.5 单稳触发器的Verilog HDL实现229

7.2.6 控制及分频模块的VerilogHDL实现231

7.2.7 位同步形成及移相模块的Verilog HDL实现232

7.2.8 FPGA实现及仿真测试234

7.3 积分型位同步的FPGA实现237

7.3.1 积分型位同步的原理237

7.3.2 顶层模块的Verilog HDL实现239

7.3.3 积分模块的Verilog HDL实现242

7.3.4 鉴相模块的Verilog HDL实现243

7.3.5 FPGA实现及仿真测试244

7.4 改进位同步技术的FPGA实现246

7.4.1 正交支路积分输出门限判决法246

7.4.2 数字式滤波器法的工作原理248

7.4.3 随机徘徊滤波器的Verilog HDL实现249

7.4.4 随机徘徊滤波器的仿真测试250

7.4.5 改进的数字滤波器工作原理251

7.4.6 改进滤波器的Verilog HDL实现252

7.5 小结254

第8章 帧同步技术的FPGA实现255

8.1 异步传输与同步传输的概念256

8.1.1 异步传输的概念256

8.1.2 同步传输的概念257

8.1.3 异步传输与同步传输的区别257

8.2 起止式同步的FPGA实现258

8.2.1 RS-232串口通信协议258

8.2.2 顶层模块的Verilog HDL实现260

8.2.3 时钟模块的Verilog HDL实现262

8.2.4 数据接收模块的Verilog HDL实现263

8.2.5 数据发送模块的Verilog HDL实现266

8.2.6 FPGA实现及仿真测试268

8.3 帧同步码组及其检测原理271

8.3.1 帧同步码组的选择271

8.3.2 间隔式插入法的检测原理272

8.3.3 连贯式插入法的检测原理273

8.3.4 帧同步的几种状态274

8.4 连贯式插入法帧同步的FPGA实现275

8.4.1 实例要求及总体模块设计275

8.4.2 搜索模块的Verilog HDL实现及仿真277

8.4.3 校核模块的Verilog HDL实现及仿真281

8.4.4 同步模块的Verilog HDL实现及仿真286

8.4.5 帧同步系统的FPGA实现及仿真291

8.5 小结292

参考文献293