基于Xilinx ISE的FPGA/CPLD设计与应用2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

基于Xilinx ISE的FPGA/CPLD设计与应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 聚焦Xilinx ISE1

1.1　Xilinx公司及其产品介绍1

1.1.1　Xilinx公司简介1

1.1.2　几种CPLD系列芯片的特点2

1.1.3　CoolRunner系列的高级特性3

1.1.4　主流FPGA产品8

1.2　FPGA/CPLD基本结构与实现原理10

1.2.1　FPGA基本结构与实现原理10

1.2.2　CPLD基本结构与实现原理12

1.2.3　FPGA/CPLD性能特点差异14

1.3　系统设计语言——VHDL基本概念与程序结构15

1.3.1　概述15

1.3.2　VHDL程序基本结构16

1.4　HDL编码风格及规则22

1.4.1　编码风格22

1.4.2　HDL编码指导26

1.5　ISE基本操作28

1.5.1　ISE的获取28

1.5.2　ISE的实现功能29

1.5.3　ISE软件运行硬件环境及安装30

1.5.4　ISE运行及主界面简介34

1.6　本章小结37

1.7　思考与练习37

第2章　基于VHDL语言的设计输入38

2.1　新建工程38

2.2　手动新建源代码44

2.3　利用语言模板创建源代码46

2.4　本章小结49

2.5　思考与练习49

第3章　设计仿真50

3.1　仿真基本概念50

3.1.1　仿真类型50

3.1.2　仿真的步骤51

3.2　创建测试基准波形文件56

3.3　使用Modelsim进行仿真62

3.3.1　ModelSim仿真窗口综述63

3.3.2　在ISE集成环境中进行功能仿真68

3.3.3　利用ModelSim进行时序仿真71

3.4　本章小结73

3.5　思考与练习73

第4章　基于原理图与状态机的输入74

4.1　原理图设计概述74

4.1.1　顶层原理图设计方法77

4.1.2　底层原理图设计方式77

4.2　利用原理图的设计方法79

4.2.1 自顶向下的原理图设计方法79

4.2.2 自底向上的原理图设计方法80

4.3　实例化计数器80

4.3.1　例化VHDL模块80

4.3.2　进行原理图连线84

4.3.3　给连线添加网络名84

4.3.4　给总线添加网络名86

4.3.5　添加I/O引脚标记87

4.4　状态机输入工具——StateCAD89

4.4.1　StateCAD简介89

4.4.2　StateCAD用户界面89

4..4.3　使用StateCAD设计状态机94

4.5　本章小结106

4.6　思考与练习106

第5章　综合与设计实现107

5.1　XST概述107

5.1.1　XST属性描述及设置方法108

5.1.2　XST操作流程112

5.2　设计实现115

5.2.1　CPLD的设计实现115

5.2.2　FPGA的设计实现118

5.3　约束120

5.3.1　创建UCF文件120

5.3.2　UCF文件的语法说明122

5.3.3　引脚和区域约束语法123

5.3.4　PACE125

5.4　IP Core简介132

5.4.1　Xilinx IP Core基本操作132

5.4.2　DDS模块IP Core的调用实例136

5.5　本章小结139

5.6　思考与练习139

第6章 功耗分析与FPGA/CPLD配置140

6.1　功耗评估工具——XPower140

6.1.1　概述140

6.1.2　XPowei操作界面141

6.1.3　功耗分析144

6.2　基于ISE的硬件编程150

6.2.1　iMPACT的用户界面151

6.2.2　利用iMPACT进行程序下载154

6.3　本章小结157

6.4　思考与练习158

第7章　应用实例159

7.1　VHDL数字逻辑电路设计试验159

7.2　实例一：模可变16位加法计数器159

7.3　实例二：多倍次分频器170

7.4　实例三：奇偶校验181

7.5　实例四：数字频率计VHDL程序与仿真192

7.6　实例五：UART VHDL程序与仿真199

7.7　实例六：电子时钟VHDL程序与仿真221

7.8　本章小结234

7.9　思考与练习235

参考文献236