系统芯片（SOC）设计方法与实践2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

系统芯片（SOC）设计方法与实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 集成电路概述1

1.1.1 集成电路的诞生和发展1

1.1.2 我国集成电路的发展2

1.1.3 集成电路的分类2

1.2 SOC概述4

1.2.1 SOC的分类5

1.2.2 SOC涉及的关键技术6

1.2.3 SOC设计流程7

1.2.4 SOC技术的发展方向10

1.3 VHDL与Verilog HDL11

1.3.1 VHDL和Verilog HDL的相同点12

1.3.2 VHDL和Verilog HDL的区别12

1.3.3 学习VHDL和Verilog HDL的要点13

1.4 开发平台Vivado13

第2章 VHDL语言基础15

2.1 引言15

2.2 VHDL的基础知识15

2.2.1 VHDL程序的结构15

2.2.2 VHDL常用资源库中的程序包23

2.2.3 VHDL的词法单元29

2.2.4 数据对象和类型31

2.2.5 表达式与运算符38

2.3 VHDL结构体的描述方式39

2.3.1 结构体的行为描述40

2.3.2 结构体的RTL描述41

2.3.3 结构体的结构化描述43

2.4 结构体的子结构形式46

2.4.1 进程46

2.4.2 复杂结构体的多进程组织方法49

2.4.3 块50

2.4.4 子程序53

2.5 顺序语句和并发语句55

2.5.1 顺序语句56

2.5.2 并发语句65

2.6 VHDL中的信号和信号处理71

2.6.1 信号的驱动源72

2.6.2 信号的延迟72

2.6.3 仿真周期和信号的δ延迟74

2.6.4 信号的属性函数76

2.6.5 带属性函数的信号78

2.7 VHDL的其他语句83

2.7.1 ATTRIBUTE（属性）描述与定义语句83

2.7.2 断言（ASSERT）语句90

2.7.3 TEXTIO90

2.8 多值逻辑92

2.8.1 三态数值模型93

2.8.2 多值逻辑93

2.9 元件例化95

2.9.1 设计通用元件96

2.9.2 构造程序包98

2.9.3 元件的调用99

2.10 配置100

2.10 .1 默认配置101

2.10 .2 元件配置102

2.10 .3 块的配置105

2.10 .4 结构体的配置107

习题2108

第3章 硬件描述语言Verilog110

3.1 引言110

3.2 Verilog HDL的基础知识110

3.2.1 模块说明部分111

3.2.2 端口说明部分111

3.2.3 端口数据类型说明部分111

3.2.4 功能描述部分112

3.2.5 模块的实例化部分112

3.3 Verilog HDL的语言要素114

3.3.1 基本语法定义114

3.3.2 数据类型120

3.3.3 系统函数与系统任务121

3.3.4 编译向导123

3.4 Verilog HDL基本语句125

3.4.1 过程语句（Structured procedures）125

3.4.2 赋值语句（Assignments）127

3.4.3 块语句（Block statements）128

3.4.4 条件语句（Conditional statement）130

3.4.5 循环语句133

3.4.6 任务与函数136

3.4.7 基本语句延时139

3.5 Verilog HDL建模概述143

3.5.1 结构化描述方式143

3.5.2 数据流描述方式144

3.5.3 行为描述方式144

3.6 同步状态机的原理、结构和设计149

3.6.1 FSM原理和结构149

3.6.2 FSM设计步骤150

3.6.3 设计可综合FSM的指导原则150

3.6.4 FSM的状态编码152

3.6.5 FSM设计实例152

习题3158

第4章 基本数字逻辑单元的设计159

4.1 组合逻辑电路设计159

4.1.1 门电路159

4.1.2 三态缓冲器和总线缓冲器161

4.1.3 编码器，译码器和选择器164

4.1.4 运算器的设计168

4.1.5 算术逻辑运算单元179

4.2 时序逻辑电路设计181

4.2.1 触发器182

4.2.2 锁存器188

4.2.3 寄存器189

4.2.4 计数器192

4.3 存储器196

4.3.1 概述196

4.3.2 只读存储器ROM197

4.3.3 随机存储器199

4.3.4 先进后出堆栈201

4.4 有限状态机203

习题4210

第5章 数字系统的层次结构设计211

5.1 硬件的算法模型211

5.1.1 先进先出堆栈（FIFO）的算法模型211

5.1.2 布思一位补码乘法器的算法模型214

5.2 芯片的划分216

5.2.1 并行接口8255217

5.2.2 布思二位补码乘法器的结构化设计222

5.3 系统间互连的表示229

5.4 系统的仿真和测试236

5.4.1 概述236

5.4.2 仿真程序的设计方法236

5.4.3 TEXTIO建立测试程序240

习题5242

第6章 系统集成芯片的体系结构243

6.1 系统集成芯片的结构243

6.1.1 引言243

6.1.2 系统集成芯片的硬件结构243

6.1.3 嵌入式软件245

6.2 SOC中的嵌入式精简指令集处理器RISC246

6.2.1 概述246

6.2.2 RISC的定义与特点247

6.2.3 RISC的指令特点249

6.2.4 RISC的并行处理技术251

6.2.5 RISC／DSP结构254

6.2.6 RISC核的设计256

6.3 嵌入式处理器ARM的体系结构257

6.3.1 概述257

6.3.2 ARM11系列处理器262

6.3.3 ARM Cortex系列处理器263

6.4 SOC的互连机制264

6.4.1 概述264

6.4.2 AMBA总线266

6.4.3 CoreConnect总线272

6.4.4 WISHBONE总线273

6.4.5 OCP总线274

6.4.6 虚拟元件接口VCI274

6.4.7 NOC（Network on Chip）279

6.5 带ARM核的嵌入式系统芯片举例280

6.5.1 1.PC2100系列高性能微控制器280

6.5.2 AT91SAM7X系列高性能微控制器282

6.5.3 AT91RM9200高性能微控制器285

6.6 嵌入式实时操作系统RTOS287

6.6.1 实时操作系统287

6.6.2 嵌入式实时操作系统288

6.6.3 实时多任务调度289

6.6.4 信号与信号量（semaphore）290

习题6290

第7章 形式化验证291

7.1 引言291

7.2 形式化验证理论基础292

7.2.1 布尔代数基础292

7.2.2 布尔代数定义1292

7.2.3 布尔代数定义2293

7.3 二元决策图BDD294

7.3.1 二元决策图的定义294

7.3.2 精简有序二元决策图294

7.3.3 基于BDD图的布尔运算297

7.3.4 BDD图中变量动态排序298

7.4 一致性检验300

7.5 模型检验（model checking）303

7.5.1 概述303

7.5.2 属性303

7.5.3 Kripke结构304

7.5.4 命题时态逻辑307

7.5.5 属性检验309

7.5.6 模型检验的实例311

7.5.7 总结313

习题7313

第8章 静态时序分析314

8.1 综合库和设计规则314

8.1.1 综合库314

8.1.2 设计规则319

8.2 分析模型322

8.2.1 时序路径和分组323

8.2.2 时间路径的延迟323

8.2.3 时序报告和时序问题的诊断325

8.3 关键路径设定328

8.3.1 时序路径329

8.3.2 时序分析约束命令330

8.3.3 简单时序约束332

8.3.4 参数提取344

8.3.5 关键路径344

8.4 时钟模型346

8.4.1 时钟的产生346

8.4.2 时钟树类型348

8.4.3 时钟树的基本概念349

习题8352

第9章 可测试设计DFT353

9.1 大规模集成电路可测试设计的意义353

9.2 可测试性基础354

9.2.1 故障模型354

9.2.2 可测性分析356

9.2.3 测试向量生成361

9.2.4 故障模拟367

9.3 集成电路的可测性结构设计370

9.3.1 专门测试设计（Ad-Hoc Testing）370

9.3.2 扫描测试技术371

9.3.3 内建自测试技术374

9.3.4 系统级测试技术——边界扫描测试技术374

习题9379

第10章 可编程逻辑器件380

10.1 概述380

10.1.1 可编程逻辑器件的发展380

10.1.2 用户再构造电路和可编程ASIC电路380

10.1.3 可编程逻辑器件的分类381

10.2 可编程逻辑器件的编程元件383

10.2.1 熔丝型开关383

10.2.2 反熔丝开关383

10.2.3 浮栅编程技术384

10.3 PAL与GAL器件的电路结构386

10.3.1 PLD的电路表示方法386

10.3.2 PLD的基本电路结构389

10.3.3 PAL器件的电路结构392

10.3.4 通用阵列逻辑GAL394

10.4 现场可编程门阵列402

10.4.1 概述402

10.4.2 XILNX系列FPGA的结构和工作原理403

10.4.3 XILNX Spartan6系列408

10.4.4 XILNX Virtex7系列416

10.5 基于SOPC的系统设计实现425

10.5.1 设计实现概述425

10.5.2 器件的选择426

10.5.3 SOPC的设计流程428

习题10429

第11章 ASIC后端设计431

11.1 引言431

11.2 门阵列和门海阵列设计432

11.2.1 门阵列设计432

11.2.2 门海阵列433

11.2.3 门阵列和门海阵列的设计流程435

11.3 标准单元设计435

11.4 设计检验437

11.4.1 设计规则检查（DRC）437

11.4.2 电学规则检查（ERC）438

11.4.3 版图与电路图一致性检查（LVS）439

11.5 后仿真440

习题11441

附录用Nexys4 FPGA开发板配置Microblaze442

参考文献452