EDA技术实用教程 VHDL版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

EDA技术实用教程 VHDL版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 EDA技术及其发展1

1.2 EDA技术实现目标3

1.3 硬件描述语言4

1.4 HDL综合6

1.5 基于HDL的自顶向下设计方法8

1.6 EDA技术的优势10

1.7 EDA设计流程11

1.7.1 设计输入（原理图／HDL文本编辑）12

1.7.2 综合13

1.7.3 适配13

1.7.4 时序仿真与功能仿真14

1.7.5 编程下载14

1.7.6 硬件测试14

1.8 ASIC及其设计流程15

1.8.1 ASIC设计简介15

1.8.2 ASIC设计一般流程简述17

1.9 常用EDA工具18

1.9.1 设计输入编辑器18

1.9.2 HDL综合器19

1.9.3 仿真器20

1.9.4 适配器20

1.9.5 下载器21

1.10 Quartus Ⅱ简介21

1.11 IP核22

1.12 EDA技术发展趋势24

习题25

第2章 FPGA/CPLD结构原理26

2.1 概述26

2.1.1 PLD的发展历程26

2.1.2 PLD分类27

2.2 简单PLD结构原理28

2.2.1 逻辑元件符号表示28

2.2.2 PROM结构原理29

2.2.3 PLA结构原理31

2.2.4 PAL结构原理31

2.2.5 GAL结构原理33

2.3 CPLD的结构及其工作原理35

2.4 FPGA的结构及其工作原理38

2.4.1 查找表逻辑结构38

2.4.2 Cyclone Ⅲ系列器件的结构与原理39

2.5 硬件测试44

2.5.1 内部逻辑测试44

2.5.2 JTAG边界扫描测试45

2.5.3 嵌入式逻辑分析仪48

2.6 PLD产品概述48

2.6.1 Lattice公司的PLD器件48

2.6.2 Xilinx公司的PLD器件50

2.6.3 Altera公司的PLD器件52

2.6.4 Actel公司的PLD器件55

2.6.5 Altera的FPGA配置方式55

2.7 CPLD/FPGA的编程与配置56

2.7.1 CPLD在系统编程56

2.7.2 FPGA配置方式57

2.7.3 FPGA专用配置器件58

2.7.4 使用单片机配置FPGA59

2.7.5 使用CPLD配置FPGA61

习题61

第3章 VHDL设计初步62

3.1 组合电路的VHDL描述62

3.1.1 2选1多路选择器及其VHDL描述162

3.1.2 2选1多路选择器及其VHDL描述268

3.1.3 2选1多路选择器及其VHDL描述371

3.1.4 半加器及其VHDL的描述72

3.1.5 1位二进制全加器及其VHDL描述75

3.1.6 VHDL例化语句76

3.2 基本时序电路的VHDL描述77

3.2.1 D触发器的VHDL描述78

3.2.2 VHDL实现时序电路的不同表述81

3.2.3 异步时序电路设计83

3.3 计数器的VHDL设计84

3.3.1 4位二进制加法计数器设计84

3.3.2 整数类型85

3.3.3 计数器的其他VHDL表达方式85

3.4 实用计数器的VHDL设计88

习题92

第4章 Quartus Ⅱ应用向导95

4.1 基本设计流程95

4.1.1 建立工作库文件夹和编辑设计文件95

4.1.2 创建工程96

4.1.3 编译前设置98

4.1.4 全程编译99

4.1.5 时序仿真100

4.1.6 应用RTL电路图观察器104

4.2 引脚设置与硬件验证104

4.2.1 引脚锁定104

4.2.2 编译文件下载105

4.2.3 AS模式编程107

4.2.4 JTAG间接模式编程配置器件107

4.2.5 USB-Blaster编程配置器件使用方法108

4.2.6 其他的锁定引脚方法108

4.3 嵌入式逻辑分析仪使用方法110

4.4 编辑SignalTap Ⅱ的触发信号115

4.5 原理图输入设计方法116

4.5.1 层次化设计流程116

4.5.2 应用宏模块的多层次原理图设计120

4.5.3 74系列宏模块逻辑功能真值表查询124

4.6 keep属性应用124

4.7 SignalProbe使用方法125

4.8 Settings设置126

4.9 适配器Fitter设置127

4.10 HDL版本设置及Analysis＆Synthesis功能128

4.11 Chip Planner应用129

4.11.1 Chip Planner应用实例129

4.11.2 Chip Planner功能说明130

4.11.3 利用Change Manager检测底层逻辑131

4.12 Synplify Pro的应用及其与Quartus Ⅱ接口132

4.12.1 Synplify Pro设计指南133

4.12.2 SynplifyPro与Quartus Ⅱ的接口方法135

习题137

实验与设计137

4-1 设计含异步清零和同步加载与时钟使能的计数器137

4-2 4选1多路选择器设计实验139

4-3 用文本和原理图输入法设计8位全加器139

4-4 十六进制7段数码显示译码器设计140

4-5 原理图输入法设计8位十进制显示的频率计141

4-6 数码扫描显示电路设计141

第5章 VHDL设计进阶142

5.1 数据对象142

5.1.1 常数142

5.1.2 变量143

5.1.3 信号143

5.1.4 进程中的信号赋值与变量赋值145

5.2 VHDL设计实例及其语法内涵150

5.2.1 含同步并行预置功能的8位移位寄存器设计150

5.2.2 移位模式可控的8位移位寄存器设计152

5.2.3 位矢中′1′码个数统计电路设计153

5.2.4 三态门设计155

5.2.5 双向端口的设计方法156

5.2.6 三态总线电路设计158

5.2.7 双边沿触发时序电路设计讨论160

5.3 顺序语句归纳161

5.3.1 进程语句格式161

5.3.2 进程结构组成162

5.3.3 进程要点162

5.4 并行赋值语句讨论164

5.5 IF语句概述165

5.6 半整数与奇数分频电路设计168

5.7 仿真延时170

5.7.1 固有延时170

5.7.2 传输延时171

5.7.3 仿真δ171

5.8 VHDL的RTL表述172

5.8.1 行为描述172

5.8.2 数据流描述174

5.8.3 结构描述174

习题175

实验与设计175

5-1 半整数与奇数分频器设计175

5-2 简易分频器设计176

5-3 VGA彩条信号显示控制电路设计176

5-4 基于时序电路的移位相加型8位硬件乘法器设计181

5-5 移位寄存器设计182

5-6 串／并转换数码静态显示控制电路设计182

5-7 并／串转换扩展输入口电路设计183

第6章 宏功能模块与IP应用184

6.1 宏功能模块概述184

6.1.1 知识产权核的应用184

6.1.2 使用MegaWizard Plug-In Manager185

6.1.3 在Quartus Ⅱ中对宏功能模块进行例化186

6.2 LPM计数器模块使用方法186

6.2.1 LPM_COUNTER计数器模块文本文件的调用186

6.2.2 创建工程与仿真测试190

6.3 基于LPM的流水线乘法累加器设计190

6.3.1 LPM加法器模块设置调用190

6.3.2 LPM乘法器模块设置调用192

6.3.3 乘法累加器的仿真测试193

6.3.4 乘法器的VHDL文本表述和相关属性设置194

6.4 LPM随机存储器的设置和调用195

6.4.1 存储器初始化文件生成195

6.4.2 LPM_RAM的设置和调用197

6.4.3 对LPM_RAM仿真测试199

6.4.4 VHDL的存储器描述及相关属性199

6.4.5 数据类型定义语句200

6.4.6 存储器配置文件属性定义和结构设置204

6.5 LPM_ROM的定制和使用示例205

6.5.1 LPM_ROM的定制调用和测试205

6.5.2 LPM存储器模块取代设置206

6.5.3 简易正弦信号发生器设计206

6.5.4 正弦信号发生器硬件实现和测试208

6.6 在系统存储器数据读写编辑器应用209

6.7 FIFO定制211

6.8 LPM嵌入式锁相环调用212

6.8.1 建立嵌入式锁相环元件212

6.8.2 联合设计与测试214

6.8.3 测试锁相环215

6.9 NCO核数控振荡器使用方法215

6.10 使用IP Core设计FIR滤波器218

6.11 8051单片机IP核应用220

6.12 DDS实现原理与应用222

6.12.1 DDS实现原理223

6.12.2 DDS信号发生器设计225

习题226

实验与设计226

6-1 查表式硬件运算器设计226

6-2 简易正弦信号发生器设计227

6-3 8位数码显示频率计设计228

6-4 简易逻辑分析仪设计229

6-5 DDS信号发生器设计230

6-6 DDS移相信号发生器设计231

6-7 4×4阵列键盘键信号检测电路设计232

6-8 8051单片机IP核SOC片上系统设计实验234

6-9 VGA简单图像显示控制模块设计234

第7章 VHDL有限状态机设计235

7.1 VHDL状态机的一般形式235

7.1.1 为什么要使用状态机235

7.1.2 一般有限状态机的结构237

7.1.3 状态机设计初始控制与表述240

7.2 Moore型有限状态机的设计241

7.2.1 ADC采样控制设计及多进程结构状态机241

7.2.2 序列检测器之状态机设计245

7.3 Mealy型有限状态机的设计247

7.4 状态机图形编辑设计方法250

7.5 状态编码252

7.5.1 直接输出型编码252

7.5.2 顺序编码254

7.5.3 一位热码状态编码255

7.5.4 状态编码设置255

7.6 安全状态机设计257

7.6.1 程序直接导引法257

7.6.2 状态编码监测法258

7.6.3 借助EDA优化控制工具生成安全状态机259

7.7 硬件数字技术排除毛刺259

7.7.1 延时方式去毛刺259

7.7.2 逻辑方式去毛刺261

7.7.3 定时方式去毛刺262

习题263

实验与设计264

7-1 序列检测器设计264

7-2 并行ADC采样控制电路实现与硬件验证264

7-3 数据采集模块和简易存储示波器设计265

7-4 五功能智能逻辑笔设计267

7-5 比较器加DAC器件实现ADC转换功能电路设计268

7-6 通用异步收发器UART设计268

7-7 点阵型与字符型液晶显示器驱动控制电路设计270

7-8 串行ADC/DAC采样或信号输出控制电路设计270

7-9 硬件消抖动电路设计270

7-10 状态机控制串／并转换8数码静态显示270

7-11 数字温度器件DS18B20测控电路设计271

第8章 系统优化和时序分析272

8.1 资源优化272

8.1.1 资源共享273

8.1.2 逻辑优化274

8.1.3 串行化275

8.2 速度优化277

8.2.1 流水线设计277

8.2.2 寄存器配平280

8.2.3 关键路径法281

8.2.4 乒乓操作法281

8.2.5 加法树法282

8.3 优化设置与时序分析282

8.3.1 使用Design Assistant检查设计可靠性283

8.3.2 增量布局布线控制设置283

8.3.3 时序设置与分析284

8.3.4 查看时序分析结果286

8.3.5 适配优化设置示例287

8.3.6 LogicLock优化技术288

习题288

实验与设计289

8-1 采用流水线技术设计高速数字相关器289

8-2 线性反馈移位寄存器设计290

8-3 循环冗余校验（CRC）模块设计291

8-4 基于DES数据加密标准的加解密系统设计293

8-5 SPWM脉宽调制控制系统设计294

8-6 步进电机细分控制电路设计297

8-7 乒乓球游戏电路设计299

第9章 VHDL结构与要素300

9.1 实体300

9.1.1 实体语句结构300

9.1.2 参数传递说明语句300

9.1.3 参数传递映射语句302

9.1.4 端口说明语句303

9.2 结构体304

9.3 子程序304

9.3.1 函数305

9.3.2 重载函数308

9.3.3 转换函数310

9.3.4 决断函数313

9.3.5 过程313

9.3.6 重载过程315

9.4 VHDL库316

9.4.1 库的种类316

9.4.2 库的用法317

9.5 VHDL程序包319

9.6 配置321

9.7 VHDL文字规则322

9.7.1 数字322

9.7.2 字符串322

9.7.3 标识符及其表述规则323

9.7.4 下标名324

9.8 数据类型324

9.8.1 VHDL预定义数据类型324

9.8.2 IEEE预定义标准逻辑位与矢量327

9.8.3 其他预定义标准数据类型327

9.8.4 数据类型转换示例328

9.9 VHDL操作符331

9.9.1 逻辑操作符331

9.9.2 关系操作符333

9.9.3 算术操作符335

习题337

实验与设计338

9-1 乐曲硬件演奏电路设计338

9-2 数字彩色液晶显示控制电路设计342

9-3 GPS应用的通信电路设计342

9-4 VGA动画图像显示控制电路设计342

9-5 PS2键盘控制模型电子琴电路设计343

9-6 基于CPLD的FPGA PS模式编程配置控制电路设计344

9-7 基于M9K RAM型LPM移位寄存器设计345

9-8 基于FT245BM的USB通信控制模块设计345

第10章 VHDL基本语句346

10.1 顺序语句346

10.1.1 赋值语句346

10.1.2 IF语句346

10.1.3 CASE语句346

10.1.4 LOOP语句349

10.1.5 NEXT语句349

10.1.6 EXIT语句350

10.1.7 WAIT语句351

10.1.8 子程序调用语句354

10.1.9 RETURN语句356

10.1.10 NULL语句357

10.2 VHDL并行语句357

10.2.1 并行信号赋值语句358

10.2.2 块语句361

10.2.3 并行过程调用语句364

10.2.4 元件例化语句365

10.2.5 生成语句366

10.2.6 REPORT语句370

10.2.7 断言语句371

10.3 属性描述与定义语句373

习题376

实验与设计376

10-1 直流电机综合测控系统设计376

10-2 等精度频率／脉宽／占空比／相位多功能测试仪设计378

10-3 PC机键盘经UART串口控制模型电子琴电路设计386

10-4 AM幅度调制信号发生器设计387

10-5 单片全数字型DDS函数信号发生器综合设计实验388

10-6 正交幅度调制与解调系统实现388

第11章 系统仿真390

11.1 仿真390

11.2 VHDL源程序仿真390

11.3 仿真激励信号的产生393

11.4 VHDL测试基准395

11.5 VHDL系统级仿真399

11.6 使用ModelSim进行仿真400

附录 EDA开发系统使用简介406

1.1 KX-7C5E＋型EDA/SOPC系统407

1.2 KX-DN5/7系列EDA/SOPC系统409

1.3 EDA/SOPC设计实验标准扩展模块410

1.4 MIF文件生成器使用方法413

主要参考文献416